intel2019最新cpu 英特尔揭开未来cpu显卡等架构路线图

　　最近数码科技这边，好像还是有蛮多有趣的消息的，尤其是一些手机产商的明争暗斗，虽然说不见硝烟，但是其中的技术碰撞和迭代竞争，也是相当吸引眼球。

­　　北京时间12月12日晚，Intel在圣克拉拉举办了架构日活动。在五个小时的演讲中，Intel揭开了2021年CPU架构路线图、下一代核心显卡、图形业务的未来、全新3D封装技术，甚至部分2019年处理器新架构的面纱。

­　　姗姗来迟的消费级CPU路线图

­　　近一段时间以来，业界一直非常期待看到Intel未来的架构路线图，但自Skylake以来却一直处于犹抱琵琶半遮面的状态。最近几个月Intel简单公布了一部分数据中心产品路线图，包括Cascade Lake，Cooper Lake和Ice Lake以及未来几代，但消费级产品却依旧难产。

­　　在本次架构日活动上，Intel终于带来了消费级的PC处理器架构路线图和Atom架构路线图。

­　　在高性能的Core系列产品线上，Intel列出了未来三年内的三个新代号：Sunny Cove、Willow Cove和Golden Cove，其中离我们最近的Sunny Cove将于2019年上市（PS：你猜会不会鸽^_^）。

­　　据悉，Sunny Cove架构旨在提高通用计算任务下每时钟计算性能和降低功耗，将拥有AVX-512单元，并包含了可加速人工智能和加密等专用计算任务的新功能，将成为Intel下一代PC和服务器处理器的基础架构。

­　　随后的Willow Cove在路线图上位于2020年，很可能也是10nm。Intel将此处的重点列为缓存重新设计（可能意味着L1/L2调整）、新的晶体管优化（基于制造）以及其他安全功能，可能是指新一类侧信道攻击的进一步增强。

­　　Golden Cove则位于图表中的2021年，工艺制程仍是一个问号，可能是10nm也可能是7nm，Intel将进一步提升其单线程性能和人工智能性能，并在核心设计中增加了潜在的网络和AI功能，安全特性看起来也得到了提升。

­　　Atom系列低功耗处理器的架构路线图比酷睿系列的节奏慢，考虑到其历史，这并不奇怪。鉴于Atom必须适应各种设备，业界更多的是期望产品能够提供更广泛的功能，尤其是SoC方面。

­　　即将在2019年推出的架构名为Tremont，专注于单线程性能、网络服务器性能以及电池续航时间的提升。紧随Tremont之后的将是Gracemont，Intel将其列为2021年的产品，可能会拥有更宽的矢量处理单元或支持新的矢量指令。

­　　从路线图上看，Gracemont之后还会有一款“XXXmont”系列核心，Intel正在研究这款新内核在2023年时可能具备的性能、频率和特性。

­　　上面这些是架构的名称，而实际产品可能可能会有另外的代号，也就是酷睿系列近些年来一直使用的“XXX-Lake”命名，比如代号为Ice Lake的处理器就是由Sunny Cove架构的CPU内核与Gen11核心显卡联合构成。

­　　活动中的另一个值得关注的消息是，Intel未来的架构很可能与工艺制程脱离关系。Raja Koduri和Murthy Renduchintala博士解释称，为了让产品线拥有一定的弹性，未来这些架构的最新产品将以当时可用的最佳工艺制程推向市场。

­　　虽然没有明说，但雷锋网认为这应该意味着目前已经名存实亡的“Tick-Tock”策略彻底被扫进了历史的垃圾桶，未来某些核心设计跨越不同制程的情况可能会成为常态。

­　　窥探Sunny Cove架构

­　　每次听到全新处理器架构的消息时，大家最期待的都是对于新架构的详细分析，以及相对前代的变化情况。

­　　自Skylake于2015年首次推出以来，到目前为止Intel已经推出了Kaby Lake、Coffee Lake和Coffee Lake三代小改款，由于每代提升都不大，被玩家戏称为“挤牙膏”。虽然这次Intel展示了全新的Sunny Cove架构，但遗憾的是其信息还不够全面，主要集中在架构设计的后端部分。

­　　Intel将其微体系结构更新分为两个不同的部分：通用性能提升和特殊用途性能提升，通用性能提升指原始IPC（每时钟指令）吞吐量或频率增加，IPC的增加可能来自核心更宽（每个时钟执行指令更多）、更深（每个时钟更多并行）或更智能（通过前端更好的数据传输），而频率通常是实现和过程的函数，而特殊用途性能提升可以通过其他加速方法（如专用IP或专用指令）来改进特定方案中使用的某些工作负载。

­　　据悉，Sunny Cove在通用性能和特殊用途性能两个方面有着全方位的提升。在架构的后端部分，Intel已经做了包括增加高速缓存大小、增加核心执行宽度、增加L1存储带宽等改进。

­　　Sunny Cove架构的L1数据缓存从32KB升级为48KB，通常当缓存容量增大时，缓存未命中的概率将以平方根的比例降低，因此Sunny Cove架构的L1缓存未命中率理论上可减少22％。同时Sunny Cove架构Core和Xeon处理器的L2缓存也将分别比目前的256KB和1MB有所增加，具体容量尚未可知。

­　　此外，微操作（uOp）缓存和二级TLB虽然不属于后端，但其容量也都相比目前有所增加，这将有助于机器地址转换。图中还可以看到一些其他更改，例如执行端口从8增加到10，允许一次从调度程序中获得更多指令；重排序缓冲区的调度也从每个周期4条指令增加到5条指令；端口4和端口9链接到了一个循环数据存储，使带宽加倍，但AGU存储功能也增加了一倍，这将有助于增加L1-D大小。

­　　Sunny Cove架构的执行端口也发生了重大变化，详情见下图：

­　　我们看到Intel为核心的整数部分配备了更多LEA单元，以帮助进行内存寻址计算，可能有助于通过需要频繁内存计算的安全缓解来帮助改善性能损失，或者帮助提供具有恒定偏移的高性能阵列代码。端口1从Skylake端口5获取MUL（乘法）单元，可能用于重新平衡，但此处还有一个整数分频器单元。这是一个小小的调整，Cannon Lake在其设计中也有一个64位IDIV（带符号整数除法）单元，在这种情况下，它将64位整数除法从97个时钟（混合指令）降低到18个时钟，Sunny Cove可能与之类似。

­　　在整数运算单元方面，端口5的乘法单元已成为“MulHi”单元，在其他架构中，它会在寄存器中留下最重要的半字节以便进一步使用，但目前不能确定它在Sunny Cove核心中的位置究竟是什么。

­　　在浮点运算单元方面，Intel增加了洗牌资源，这是出于消除代码中瓶颈的考虑。Intel没有在核心的浮点运算部分说明FMA（熔加运算）的功能，但既然核心内有一个AVX-512单元，这些FMA中就应至少有一个与之交互。Cannon Lake只有一个512位的FMA，这个FMA很可能在这里，而Xeon的可扩展版本可能会有两个FMA。

对于小编来说，多多关注数码科技圈子能够让人时刻保持追逐科技发展前沿的动力。若是没有经常看这方面的内容，那么就很容易变成网友口中的山顶洞人了。

说明：转载此文是出于传递分享更多信息之目的。若有侵权请作者持权属证明与我们联系，我们将及时更正、删除，谢谢您的支持与理解。